LMK00725PW

Texas Instruments
595-LMK00725PW
LMK00725PW

Fabricante:

Descripción:
Búfer de reloj 1-to-5 Diff-to-3.3V LVPECL Fanout Buffer A 595-LMK00725PWR

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

En existencias: 90

Existencias:
90
Se puede enviar inmediatamente
En pedido:
219
Plazo de entrega de fábrica:
6
Semanas Tiempo estimado de producción de fábrica para cantidades superiores a las que se muestran.
Mínimo: 1   Múltiples: 1
Precio unitario:
S/-.--
Precio ext.:
S/-.--
Est. Tarifa:

Precio (PEN)

Cantidad Precio unitario
Precio ext.
S/43.47 S/43.47
S/33.93 S/339.30
S/29.46 S/736.50
S/28.34 S/2,068.82
S/27.48 S/8,024.16
S/26.88 S/13,735.68
S/26.27 S/26,847.94
2,555 Presupuesto

Atributo del producto Valor de atributo Seleccionar atributo
Texas Instruments
Categoría de producto: Búfer de reloj
RoHS:  
5 Output
650 MHz
370 ps
LVPECL
TSSOP-20
HCSL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL
3.135 V
3.465 V
LMK00725
- 40 C
+ 85 C
Marca: Texas Instruments
País de ensamblaje: MY
País de difusión: US
País de origen: MY
Kit de desarrollo: LMK00725EVM
Ciclo de tarea - Máximo: 52 %
Estilo de montaje: SMD/SMT
Empaquetado: Tube
Producto: Fanout Buffers
Tipo de producto: Clock Buffers
Cantidad de empaque de fábrica: 73
Subcategoría: Clock & Timer ICs
Peso de la unidad: 191 mg
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

CNHTS:
8542399000
CAHTS:
8542390000
USHTS:
8542390090
JPHTS:
854239099
TARIC:
8542399000
MXHTS:
8542399901
ECCN:
EAR99

LMK00725 LVPECL Clock Fanout Buffer

Texas Instruments LMK00725 is a low skew, high-performance clock fanout buffer which can distribute up to five 3.3V LVPECL outputs from one of two inputs, which can accept differential or single-ended inputs. The clock enable input is synchronized internally to eliminate runt or glitch pulses on the outputs when the clock enable pin is asserted or de-asserted. The low additive jitter and phase noise floor and ensured output and part-to-part skew characteristics make the LMK00725 ideal for applications demanding high performance and repeatability.